Mateusz SŁOWIKOWSKI1, Marcin JUCHNIEWICZ1, Maciej FILIPIAK1, Krystian PAVŁOV1, Bartłomiej STONIO1,
Bartosz MICHALAK1, Marcin MYŚLIWIEC1, Piotr WIŚNIEWSKI1, Stanisław STOPIŃSKI2, Ryszard PIRAMIDOWICZ2
1Politechnika Warszawska, Centrum Zaawansowanych Materiałów i Technologii CEZAMAT,
ul. Poleczki 19, 02-822 Warszawa
2Politechnika Warszawska, Instytut Mikroelektroniki i Optoelektroniki, ul Koszykowa 75, 00-662 Warszawa
Technologie wytwarzania fotonicznych układów scalonych (ang. PICs) wywodzą się w dużym stopniu z technologii półprzewodnikowej CMOS. Wynika to z zastosowania podobnych lub tych samych materiałów oraz analogicznych wymagań co do precyzji wytwarzanych struktur [1]. Jednocześnie wysokie wymagania stawiane wykonywanym układom powodują konieczność każdorazowej optymalizacji procesów pod kątem konkretnej struktury.
Do realizacji elementów fotonicznych wytypowano dwie platformy materiałowe: Ge-on-Si i SOI, ze względu na transmisje sygnałów optycznych w tych materiałach, w zakresie średniej podczerwieni. Następnie opracowano i zoptymalizowano niezbędne procesy technologiczne - litografii, reaktywnego trawienia jonowego, osadzania metodą PECVD oraz trawienia mokrego.
W ramach przeprowadzonych prac wytworzono serię pasywnych elementów fotonicznych: falowodów, sprzęgaczy siatkowych, multiplekserów AWG, sprzęgaczy z interferencją wielomodową.
Prace były finansowane przez Narodowe Centrum Badań i Rozwoju w ramach projektu TECHMATSTRATEG-III, nr projektu: TECHMATSTRATEG-III/0026/2019-00
Literatura
[1] Izhaky, N.; Morse, M.T.; Koehl, S.; Cohen, O.; Rubin, D.; Barkai, A.; Sarid, G.; Cohen, R.; Paniccia, M.J., Development of CMOS-Compatible Integrated Silicon Photonics Devices. IEEE J. Sel. Top. Quantum Electron. 2006, 12, 1688–1697, doi:10.1109/JSTQE.2006.884089